台积电等加速 FOPLP 技术布局，试产良率突破 90%

快速阅读: 台积电等厂商加速研发面板级扇出封装(FOPLP)技术，客户导入测试良率达九成，但大尺寸应用仍处验证阶段。该技术采用矩形载板，提高生产效率和降低成本，有望提前至2027年前量产。

IT之家 9 月 14 日消息,台积电等半导体厂商正在加快推进面板级扇出封装(FOPLP)技术的研发,这一新型封装技术正在快速获得行业关注。

据中国台湾《工商时报》报道,供应链消息显示,目前 FOPLP 机台已经出货,客户导入测试良率达九成,但大尺寸应用仍处于“验证及小规模试产”阶段,量产尚需考虑风险与成本。

图源:Pixabay IT之家注:FOPLP 的全称是 Fan-Out Panel Level Package。半导体行业中的扇出(fan-out)是相对于扇入(fan-in)而产生的概念,其区别如下图所示。扇入型封装的导线重新分布层(RDL)线路和引脚都在被封装芯片的投影面积之内,而扇出型封装的 RDL 线路和引脚不仅在芯片所处的投影面积之内,而且在投影面积的外围也有分布。

所谓的面板级封装(PLP)则是相对于晶圆级封装(WLP)来说的,就是之前采用晶圆作为载板的封装改为采用面板作为封装的载板。这些载板的材质可以选择金属、玻璃和高分子聚合物材料。

《工商时报》介绍称,FOPLP 的关键在于以方形面板取代晶圆,相较晶圆级扇出封装(FOWLP),FOPLP 采用矩形载板,600×600 毫米面板面积超过 12 英寸晶圆的五倍以上,利用率也可从约 57% 提升至 87%,从而降低单位成本并提升生产灵活性。

据《工商时报》,业界正采取“双轨”路径推进。一方面,FOPLP 已进入小规模量产阶段,群创光电与力成科技率先用于封装电源管理芯片(PMIC)及电源元件等小型芯片。

另一方面,台积电则发展自有的 CoPoS(晶圆级面板封装)方案,目标是为英伟达、AMD 等大型 GPU 应用提供支持,但试产仍有瓶颈。

目前,FOPLP 所用载板以金属或玻璃为主,主流尺寸包括台积电的 310×310 毫米、力成的 515×510 毫米、日月光的 600×600 毫米,以及群创的 700×700 毫米。报道称,力成在部署新一代激光与点胶设备后,试产良率已达 90%,预计明年可提升至 95% 以上。

在技术布局方面,《工商时报》称,台积电已设立专门的 FOPLP 研发团队与产线,并投资 PLP(面板级封装)及 TGV(穿玻璃通孔)以推动玻璃基板的发展。原定 2027 年量产的时间表,供应链消息显示有望提前。

另外,台积电今年 8 月确认将在两年内淘汰 6 英寸晶圆产能,并整合 8 英寸产能以提升效率。据《自由财经》报道,台积电晶圆二厂(6 英寸)和五厂(8 英寸)是否会转用于先进封装尚待评估,但业界传闻台积电可能将其改造为 CoPoS 产线。

相关阅读: 《 消息称台积电整合 8 英寸旧厂,转向自研 EUV 薄膜提良率、降成本 》 广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。

(以上内容均由Ai生成)