德赛西威与芯驰科技深化合作，推动AI座舱解决方案本土创新

快速阅读: 《盖世》消息，德赛西威与芯驰科技深化合作，聚焦智能座舱到区域控制器的全链条解决方案。芯驰科技提供高性能芯片，德赛西威推动车路云一体化架构，共同提升智能汽车的安全性和个性化体验，助力下一代汽车电子电气架构发展。

上海（Gagsoo）
在2025年4月27日的上海车展上，德赛西威与芯驰科技宣布升级合作伙伴关系，致力于共同开发从智能座舱到区域控制器（ZCU）的全链条集成解决方案。

图片来源：芯驰科技

此次深化合作将进一步专注于座舱与车身域功能的整合，目标是显著提升下一代智能汽车的决策和执行能力，从而提供更加安全、智能且个性化的驾驶体验。

德赛西威长期是智能座舱系统、辅助驾驶和互联服务的重要参与者，而芯驰科技则是中国领先的全场景智能汽车芯片提供商。基于芯驰科技下一代AI座舱处理器X10，两家公司计划以前瞻性的方式重新定义人车交互模式，使车辆能更精准地理解并预测用户意图，从而实现沉浸式、智能化和定制化的车内体验。

芯驰科技的X10系列基于AI优化的ARMv9.2 CPU架构，实现了高达200K DMIPS的CPU性能。它集成了1800 GFLOPS的GPU和40 TOPS的NPU，以及运行速度为9600 MT/s的128位LPDDR5X内存接口，提供高达154 GB/s的系统带宽，以支持最苛刻的计算需求。

在汽车电子电气架构发生变革的背景下，德赛西威在上海车展2025上推出了其EEA4.0车路云一体化架构。这一创新平台基于高性能多域融合解决方案，通过标准化数据和动态共享计算资源，超越了简单的技术聚合。通过与车企、芯片厂商及算法开发者合作，该平台系统性地提高了驾驶员辅助系统的开发和应用效率。

除座舱创新外，德赛西威和芯驰科技还宣布计划基于芯驰科技E3119/E3118和E3650芯片共同开发本地化的ZCU平台。

E3119/E3118系列基于ARM Cortex R5F CPU构建，支持两个独立的400MHz高性能核心和一个独立的网络安全核心，以及接近2MB的大容量SRAM、丰富的外围设备和IO资源，适用于车辆IO型ZCU和车身域控制器。

同时，专为ZCU设计的E3650采用最新ARM Cortex R52+高性能锁步多核集群，最高时钟频率可达600MHz。它集成了高达16MB的嵌入式非易失性存储器，具备卓越的实时性能与计算能力。其高度集成的外围设备和行业领先的GPIO配置大大简化了系统设计，并实现了显著的成本优化，助力下一代电子电气架构发展。

E3119/E3118系列基于ARM Cortex R5F CPU构建，支持两个独立的400MHz高性能核心和一个独立的网络安全核心，以及接近2MB的大容量SRAM、丰富的外围设备和IO资源，适用于车辆IO型ZCU和车身域控制器。

通过此次升级的合作关系，德赛西威和芯驰科技正在汇集各自的优势，解决AI座舱和车辆区域控制器的关键技术挑战。其端到端集成解决方案，涵盖芯片到应用，不仅加速高性能AI座舱的本地化开发与部署，还将为全球车企提供更多具有竞争力的技术选项。

(以上内容均由Ai生成)