英伟达计划自研3nm HBM内存，2027年下半年试产

快速阅读: 8月16日，英伟达启动自研HBM内存Base Die设计计划，采用3nm工艺，预计2027年下半年试产，将与内存原厂DRAM Die结合，增强HBM内存议价能力和功能集成。

IT之家 8 月 19 日消息,台媒《工商时报》本月 16 日报道称,英伟达已启动自家 HBM 内存 Base Die(IT之家注:基础裸片)设计计划。英伟达未来的 HBM 内存供应链 将采用内存原厂 DRAM Die + 英伟达 Base Die 的组合模式 ,有望改写下一代 HBM 市场竞争版图。

据悉英伟达的自研 HBM Base Die 将采用 3nm 工艺制程,预计于 2027 年下半年开始小规模试产。这一时间点大致对应 “Rubin” 后的下一代 AI GPU “Feynman” 。

由于传输速率、功能两方面的要求提升,从 HBM4 开始 HBM 内存的 Base Die 转向逻辑半导体制程,而英伟达在这一领域的设计经验明显多于 SK 海力士这样的纯存储半导体制造商。

英伟达自研 Base Die 有助于加强其对 HBM 内存的议价能力 ,利于向 Base Die 导入一系列高级功能,且能为采用 NVLink Fusion IP 的第三方 ASIC 提供更多模块化组合。

广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。

(以上内容均由Ai生成)