快速阅读: 据韩国半导体工程师学会近日发布的《2026年半导体技术路线图》报告，该学会预测到2040年制程将突破至0.2纳米，迈入埃米级时代，并规划CFET架构、3D芯片及HBM带宽提升至128TB/s等关键技术路径，以推动产业竞争力与科研转化。
韩国半导体工程师学会近日发布《2026年半导体技术路线图》，对未来15年硅基半导体技术发展作出系统预测。该路线图指出，到2040年，半导体电路制程有望突破至0.2纳米，正式迈入埃米级（Å）技术时代。
目前，三星已推出全球首款2纳米全环绕栅极（GAA）芯片Exynos 2600，代表当前光刻制程的最高水平。其第二代2纳米GAA工艺的基础设计已完成，并计划在两年内推出第三代SF2P+工艺。路线图明确，0.2纳米制程将采用互补场效应晶体管（CFET）架构，并结合单片式3D芯片设计方案。
为实现1纳米以下制程目标，行业仍面临多重技术挑战。三星已组建专项团队，启动1纳米芯片研发，力争在2029年实现量产。相关技术不仅将用于移动终端系统级芯片（SoC），还将推动存储芯片升级：DRAM制程将从11纳米缩减至6纳米；高带宽内存（HBM）的堆叠层数有望从12层增至30层，带宽由2TB/s提升至128TB/s。
在NAND闪存领域，SK海力士已开发出321层堆叠QLC技术，而路线图则展望未来实现2000层堆叠。人工智能芯片方面，当前AI处理器算力最高为10 TOPS，预计15年后训练芯片可达1000 TOPS，推理芯片达100 TOPS。
此次路线图聚焦九大核心技术方向，包括半导体器件与制造工艺、人工智能半导体、光互连、无线与有线连接、功率集成电路模块、先进封装及量子计算等，旨在提升产业长期竞争力、促进科研成果转化并完善人才培养体系。
(以上内容均由Ai生成)
引用自：IT之家网站
